(54) MEMORY ERASING SYSTEM

(43) 1.22.1977 (21) Appl. No. 50-84090 (11) Kokai No. 52-8738

(22) 7.9.1975


(71) KASHIO KEISANKI K.K. (72) TADASHI TAKASU

(52) JPC: 97(7)E1:97(7)C01:97(7)G1:97(7)H92

(51) Int. Cl2. G06F7 00,13 00,11 00,15 02,G11C29 00

PURPOSE: In order to erase the memory information of Memory register being correspondent with its detecting output, through automatically discriminating the overflow information inside the plural numbers of memory register.

CONSTITUTION: The output from Memory Code Holder 20 is input into Memory Register Selective Circuit 23 through AND Circuit 21 and OR Circuit 22. From Circuit 23. Selective Circuit m1. m2.... m5 against each memory register are feeded to recirculate Circuit 8.9,.... 12. Then, to the gate of Circuit 21, the ordinary instruction from Control Circuit 24 is transfered, and this order can make the key-lock state against the memory register. And, the output from Overtlow Discriminating Circuit 18 is output after the detection of carrier signal for the one word interval. And, Selective Specification Circuit 25 receives the output from Holder 20 as a gate input. Then, Control Circuit 24 originates the adjusting control instruction against Add-Circuit 7, and against Gate Circuit 6, it does give the gate selection instruction which selects a specified gate.



1, 2, 3, 4, 5. Memory register 7. Add circuit 20. Memory code holder 23. Memory selection circuit 24. Control circuit

(19) 日本国特許庁

元特 許 願(2) €C.7.-9

(A.V00円)

20008

特許庁長官 斎 墓 英 雄 段

, M

1. 発明の名称

___ 2000 m ·

3. 特許出顧人

東京都新宿区西新宿 2 丁目 6 香1 号カシオ 計算機株式会社

50 084650

明 細 智

1. 発明の名称

記憶商去方式

2.45件編束の疑題

本発明は、複数個の記憶レジスタのうちオー
パーフロー状態の記憶レジスタのみを自動的に 校出し、該当するオーパーフロー記憶情報を消 去する記憶消去方式に関する。

従来、複数個の記憶レジスタを有する電子式

公開特許公報

①特開昭 52 - 8738

④公開日 昭 52. (1977) 1.22

②特願昭 <p-84090

②出願日 昭方の(1975) ク. タ

審査請求 未請求

(全4頁)

庁内整理番号 6503 56 6619 56 6453 56 6676 56

②日本分類 92切E1 92切E0 92切C01 92切を1 92切H92

(1) Int.C1?

G06F 7/00

G11C 29/00

G06F 13/00

G06F 11/00

G06F 15/02

本発明は上記欠点を設去し、複数個の記憶レジスタ内のオーバーフロー情報を自動的に判定し、その検出出力で、 該当する記憶レジスタの記憶情報を指去し得る記憶情去方式を提供することを目的とする。

以下図面をお照して本発明の一実施例について説明する。第1回に示すように、複数値、例 えば5個の記憶レジスタ1・2、3、4、及び

1

5を並列に配置し、夫々の出力強は、ゲート回 路6を介して加集回路1に接続される。又前記 央々の配位レジスタし、2、3、4、及び5は 出力爆を対応するリサキュレート回路8.9. 10.11及び12を夫々介して入力端に接続 され、外部循環回路を形成する。これら前位レ ジスタ」、2、3、4、及び5位失々1ワード 単位の記憶容量を有している。前配りサキュレ 一十回路 8 , 9 , 1 0 , 1 1 及び 1 2 の 具体的 た 国 略 構成 は 第 2 図 に 示 す 通 り で ある。 即 ち、 後述する演算回路からの演算入力情報と、記憶・ レジスタの選択指定入力情報とを夫式のゲート 入力とするアンド回路!まと、前記選択指定入 力情報を入力とするインパータミチと、前記イ ンパータ14の出力と前配各配性レジスタの外 部循環回路の情報入力とをゲート入力とするア ・シド回路15と、前記アンド回路13及び15 の夫々の出力をゲート入力とし、その出力を煎 紀紀憶レジスタの夫々に対する情報入力とする オプ回路16とより構成される。前記加集回路

3

キュレート回路8.9,…,12の各アンド回路11の他方のゲートに供給される。

前記アンド回路21の他方のゲートには通常 状態にかいて、角えば BOM (Read Only Memory: 等で梯収される制御回路≥↓からの通常ルーチ ン命令が供給される。この通常ルーチン命令は 前記オーパーフロー判定回路18から収出され た検出出力を抑配制御回路24の所定の端子に エラー処理ルーチンスタート命令が入力すると とで中止され、前紀紀惺レジスタに対して、キ - コック状態とすることができる。又前記オー パーフロー和定回路!まからの検出出力はアン ド回路 2 5 のゲート入力とされる。この判定回 略18からの出力はキャリー信号が検出された 後17-ド間出力するものである。とのアンド 回路 2 5 社、首紀記憶コード保持部 2 0 からの 出力を 他 方のゲート入力とし、その出力を前 記ォア回路 2 2 の 他 方のゲート入力として供 始する。黄配制御四路ませは、流無ブログラム に従って前配加算国路1に対して加坡算制御指

7からの資料情報出力は、アンド回路17を介して前記天々の記憶レジスタに対応するリサキ ユレート回路8,9,10,11及び12の前 記アンド回路13に資料情報入力として供給。 れる。前配加料回路1から得られたキャリーで 村はオーベーフロー情報として例えばフリップ 回路18で判定され、その検出出力は、イログータ19を介して前記アンド回路17の他のゲート入力とされる。

前記複数個の記憶レジスタのうち任意の記憶レジスタへの情報入力の入力制御を行うための選択指定のためを含む記憶コード保持部2のが設けられ、この記憶コード保持部2を取に介け、アンド回路2を含む記憶レジスタ選択回路2は大力である。前記選択回路はよりの選択に入力である。前記選択回路はよりである。

4

令を発し、又前配ゲート回路 6 に対し、原足の ゲートを選択するゲート選択指令を与える。

次に上記の如く構成されたこの発明の作用に ついて甘及する。説明の便宜上、a+bニ eの 従好を行うものとし、前配祭1の配位レジスタ 」に対し数値情報をそ、第2の配慮レジスタス に対して、数値情報 b を入力して記憶させ、第 3 の紀世レジスタまに対して延算額条情報《を 入力して配位させるものとする。先ず数年情報 a は、前記ゲート回路 6 の所足のゲートを前配 制品回路24からのゲート選択指令によつて開 き、前配加集国路1及び前配アンド回路11を 夏に介し更に、前配リサキュレート回路4の前 ピアンド回路11の一方のゲートに入力される。 このとき、美紀記録コード保持部よりに含まれ る第1の記憶レジスタ」を指定するキーを操作 することにより、 前記 制御四路 24から通常ル ーナン命令を発生させ、前配アンド回路よしの ゲートを開き、前記オア回路ままを介して、前 紀紀位レジスタ選択回路ままだ入力し、前紀記

憶 レジス 5 指定 キーに 対応する 出力 m, を前記り サキュレート回路8の前記アンド回路13の他 万のゲートに供給する。従つて前述した入力情 終しは、配位レジスタ!を指定する出力が,に よつて前紀アンド回路13及びオア回路16を 介して前配記憶レジスタ1内に入刀され記憶さ れ1ワード分に相当するパルス巾だけ前配出力 74. が供給された後、途絶えると前記インバー **メミィを導通状態とし外部経頭回路を迫じて循** 顕保特される。同様にして前紀第2の紀憶レジ スタ2に対しては数値情報 b が入力され記憶さ れる。これら被放算数と減算数とは前記制御回 路24を介して、外磁から入力されるファンク ション指令に基づいて前記加其回路まで、加昇 が行なわれ、その資集結果は、前紀アンド回路 1 1 及び前記リサキュレート回路 1 0 を介して 記憶レジスタまに記憶される。 しかるに、前記 加集回路とで演算された減算結果が前記(3の 記憶レジスチョの記憶谷量を越えてオーバーフ ローした場合には、前記设算結果からキャリー

7

ことになる。この写情報が入力されることでオーバーフロー状態となるべき第3の配位レジスタリはクリアされ、又前記選択指記出力ma が前記インバータ 1 4 に入力されることで前記知の指数如作も停止される。この解除をで、前記制御四覧24に対してキーロックの解除指令を与えることで再び通常ルーチン命令を前記すいド回路 2 1 に発することで、再展演算可能状態とすることができる。

なか、上記実施例では複数の記憶レジスタを並列配置したが、これに限らず例えば、直列配置し、配憶レジスタ指定入力かよび入力情報を対応するタイミングで入力するみも可能であり、その他本発明の要旨を逸説しない範囲で値々変形応用が可能である。

以上述べたように、本発明によれば、複数個の記憶レジスタのうちのオーバーフロー情報を自動的に利足し、その検出出力で、計算機をキーロック状態とし、該当する記憶レジスタの記憶情報を消去し得るので、キーロックの解除、

信号を前記オーバーフ ロー判定回路18で検出 することでォーバーフロー状態にあることを刊 定し、その後出出力をエラー信号として前配割 脚回路ですに供給し、前紀通常ルーチン会令を 前記アンド回路21に供給することを中止させ 更に、前記ゲート回路6のゲートを耐じ前配痕 ្ は回路入力される全ての数値情報の入力を禁止 してもたかも、計算機をキーロックした状態と する。 このとき 前配オーバーフロー 刊足国路 1.8からの検出出力は同時に前記アンド回路 2.5 に供給され、依然として前紀記憶コード保 持部20からのあるの記憶レジスメスへの選択 指定出力 as を前記 アンド回路 25及び前記オ ア回路22を介して、前記記憶レジスタ選択回 路23から供給し続けている。しかしながら、 前記オーバーフロー判定回路』8から検出出力 が待られることで、前記インパーメータからの 出力は似止され、前記アンド回路11からの出 力情報は零情報として、前記リサキュレート回 路10のアンド回路13のゲートに供給される

8


即ち一回のキー操作のみで新たな複算を実行することが出来、操作が関単になると共に、 はまつた数値情報に動きかけることが無くなる為に、 観探作も無くなる等種々の利点を有する。

4.図面の指車な説明

第1回は、この発明の一実施例であるブロック回路図、第2回は第1回におけるリサキュレート回路における回路構取図である。

1,2,3,4,5…配懐手段、6,7,24…改算手段、20,21,22,23,24,25…配懐手段の選択指定手段、18… オーバーフロー判定手段、19,11…配復所去手段。

出馭人代理人 弁理士 鈴 江 武 彦



5. 添付書類の目録

6. 前記以外の発明者、特許出願人または代理人

